PATENT ABSTRACTS OF JAPAN

(11) Publication number:

01037859 A

(43) Date of publication of application: 08 . 02 . 89

COPYRIGHT: (C)1989,JPO&Japio

(51) Int. CI

H01L 27/04 H01L 21/66

H01L 21/82

(21) Application number: 62194958

(71) Applicant:

NEC CORP

(22) Date of filing: 03 . 08 . 87

(72) Inventor:


IIJIMA ASAKO

(54) SEMICONDUCTOR INTEGRATED CIRCUIT

(57) Abstract:

PURPOSE: To prepare a chip for analyzing and evaluating a circuit, in which trouble is generated, besides a product chip simultaneously by changing an Al wiring process, and to evaluate the circuit in a short time by forming a terminal for evaluating and analyzing a functional block onto a substrate.

CONSTITUTION: Ports $a_{1} \sim a_{3}$ required for operation as the whole chip and ports $a_{11} \sim a_{13}$ for evaluating a block A as shown in the block A are fitted on the boundary sections of functional blocks not verified in the functional blocks, including functional blocks $A_{\sim}G$ shaped onto a semiconductor substrate 1 and a plurality of bonding pads 2 formed around the substrate 1. When the block D is not verified yet and trouble is generated in the block D, all wirings to the block D are removed, winngs are led out of the ports for evaluation by using the regions of block wirings, and connected to each pad 2, and the block D is employed as an evaluating chip for a block D single body.



9日本国特許庁(JP)

⑩特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭64-37859

@Int_CI_1

識別記号

庁内整理番号

四公開 昭和64年(1989)2月8日

H 01 L 27/04 21/66 T-7514-5F Z-6851-5F

Z-6851-5F 7925-5F

7925-5F 審査請求 未請求 発明の数 1 (全 3 頁)

❷発明の名称

半導体集積回路

②特 頭 昭62-194958

@出 顋 昭62(1987)8月3日

09発明者 飯島

21/82

麻子

東京都港区芝5丁目33番1号 日本電気株式会社内

卯出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

②代理 人 弁理士 内原 晋

明一概一会

発明の名称

半導体集積回路

特許請求の範囲

半導体 芸板上に形成される複数個の機能プロックを備える半導体集積回路において、前記機能プロックのうち少くとも1個の機能プロックの境界に設けられる当該機能プロックの評価解析用の境子を有することを特徴とする半導体集積回路。

発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体無視回路に関し、特に同一半導 体遊板上に形成される複数の機能ブロックから成 るアナログの半導体集積回路に関する。

(従来の技術)

最近、半導体集積回路のシステム化及び大規模 化はアナログの半導体集積回路の分野においても 若しく、開発速度の向上ならびに標準化を計るため回路全体を複数の機能ブロック単位で設計する 方法が主流となっている。

従来、アナログの半導体集積回路の製品レベルの評価では、外付けの端子を用いて入出力信号の信号解析を行うが、不具合が生じた場合の解析には外付けの端子を使うだけでは不十分で、チップ上のAを配線を切断したり又は探針を立てる方法で評価を行ってきた。

(発明が解決しようとする同題点)

上述した従来の半導体集積回路は、アナログの回路の場合は、ディジタル回路と異なり、特性的に変化が多く予め検証法の機能ブロックを用意することは不可能であり、必要とする特性の回路を作るために基本回路を修正して製品に用いることが多いので、製品評価時に回路特性を満足しない場合がある。

製品設計においては入出力増子。制御増子。電源増予及び接地増予等の増予はできるだけ少くなるよう方位される。それ故、外付けの増予が限ら

れ、特性の不具合を解析する場合、外部調子から 信号線をおっての原因没求がひずかしく十分な解 析ができない。

又、A P の 2 層 配級やチャアの敬梱化のためプローブを A P 配級上に立てることが困難になっており、又、アローブ容量によってアナログ特性ある。 アフローブ容量によってアナログ特性ある。 アナログは、数近の半導体系である。 アナログを B を B で で C としまって といる アナログ で C という欠値 が C という欠点がある。

【同題点を解決するための手段】

本孔明は、半導体基板上に形成される複数個の機能プロックを備える半導体集積回路において、 前記機能プロックのうち少くとも1個の機能プロックの境界に設けられる当該機能プロックの評価 解析用の類子を有している。

ては第1個A & 配線を使用している。第1層 A & 配線と第2層 A & 配線はスルーホール 3 で電気的に投収されている。

いま、機能プロックDが未検証で不具合の生じた回路プロックであったとする。この場合、機能プロックDに対するプロック固配線をすべて取除いておく。そして、プロック配線の領域を使っていめ郷値してある評価用ポートから配線を引出しそれぞれのボンディングパッド2と接続することにより、機能プロックD単体の評価チップとすることができる。

即ち、A C 配料工程からの変更だけで各様能プロック単位のチャアにすることができるものである。これによって、外付けの増子を用いて機能プロックDの評価解析を行うことができる。

この場合、評価ボートを引出すために機能プロック内部のA & 配線が増加するためプロックサイズは多少大きくなるが、製品チップと評価用チップを同時につくれるため迅速に評価解析ができる。

(実施例)

次に、本発明の実施例について図面を多照して 説明する。

第1図は本発明の第1の実施例の平面図である。

第1回に示すように、半導体基板1上に形成した。 を表表1上に形成した。 を表表な1上に形成した。 を表表が表示する。 を表表を表示する。 を表表を表示する。 を表表を表示する。 を表示する。 を表示する。

本史結例では、A ℓ 2 層プロセスを用いて設計 しており、実線で示す状方向の配線については第 2 層 A ℓ 配線、、破線で示す線方向の配線につい

第2図は本発明の第2の実施例の平面図である。

類2回に示すように、第2の実施例では回路特性を概能ブロックーつでは評価できない場合。又は、複数の機能ブロック日とKを接続した状態では、例えば機能ブロック日と Kを接続した状態でする場合、プロック配益領域を使い機能プロック日と Kと接続し、かつ、機能プロック日本で スペット 2と接続すれば、Aℓ配線工程からの変更だけで容易に複数ブロックを連結した評価解析のチップにすることができるという利点がある

(死明の効果)

以上説明したように本発明は、アナログの半森 体集間回路の開発において、初期のチップ設計段 階で十分検証されていない機能プロックに対して 評価用ポートを用意しておき、電気的特性が不具 合であった場合に備えてA ℓ 配終工程の変更によ って、製品チップのほかに不具合の生じた回路を 解析する評価用チップも同時に用意することができ短時間で評価できる効果がある。又、この場合、A 化配線工程からの変更なのでマスク変更のみで評価用チップとすることができ、しかも、評価用チップは製品により近い形で動作するので、評価用チップは製品により近い形で動作するので、記れに扱う改良すべきか早急に調べられるので、これに対する対策も適切に施すことができ品質を向上できる効果がある。


図面の簡単な説明

第1図及び第2図は本発明の第1及び第2の実 施例を示す平面図である。

1 … 半導体装板、2 … ボンディングパッド、3 … スルーホール、A ~ N … 機能プロック、a 1 ~ a s … 製品チップとしてのボート、a 11 ~ a 15 … 評価用ボート。


代理人 弁理士 内 原





1 午号休息板 . 2 ボデンアパッド . J スルーホール . A~G 機能70-7 . Q₁~Q₂ 製品ナップといのボート . Q₁~Q₁ 評価用ポート

第1図



第2図